Технология нового детектора часть 1

Несколько недель я обмозговывал концепт нового детектора, в результате пришел к следующим теоретическим (пока теоретическим, т.к. плата не готова) выкладкам:

Генерация высокого напряжения улучшена по стабилизации:

  1. Применен монолитный делитель CDHVAF1G00G5000GET с малым ТКС применительно к соотношению плечей ~50 ppm/C.
  2. Применен новый дизайн детекции напряжения стабилизации, на более чувствительных и быстрых ОУ, при этом плата разведена с уменьшением емкостной связи элементов делителя.
  3. Опорное напряжение стабилизации генерируется более качественным ЦАП, и вынесено за пределы МК, для улучшения параметров по дрейфам.
  4. Применен снаббер, для улучшения шумовых характеристик FlyBack преобразователя.
  5. Шумы пары FlyBack+умножитель дополнительно фильтруются высоковольтной RC группой, для ускорения мертвого времени накачки.

Система снятия импульса:

  1. ОС выполнена в “беъемкостном” дизайне платы, с минимизацией паразитных емкостей резисторов ОС, с целью максимально возможного ускорения импульса и минимизации экспоненциального емкостного шлейфа.
  2. ОУ предусилителя заменен на более современный и удовлетворяющий по скоростным характеристикам.
  3. Добавлена система высокоскоростного счета импульсов для работы с высокими активностями источников.
  4. Добавлен высокоскоростной управляемый детектор максимума.
  5. Для управления аналоговой частью с высокой временной точностью и фильтрации шумов накачки была поставлена простая программируемая логика от Xilinx серии XC9500XL.

Питание:

Подсистема питания блока развита до уровня “полный спектрометрический пиздец”, а именно стала содержать следующий минимально необходимый набор питаний:

  1. Аналоговые +2.5В.
  2. Аналоговые -2.5В.
  3. Аналоговые -5В.
  4. Аналоговые +5В.
  5. Цифровые +3В.

Общий дизайн

  1. Все делители и сопротивления заменены на прецизионный металлфилм от Panasonic серии  ERA-3AEB с сверх малым ТКС и малыми собственными температурными шумами.
  2. Плата разделена на блоки, каждый из которых закрыт няшными EMI экранами от давно известного мне Harwin.
  3. По соображениям импеданса дорожек и экранировки от шумов, плату пришлось делать 4-х слойку, несмотря на общую простоту трассировки.
  4. Расчетная скорость счета в спектрометрическом режиме, 250 000 имп/c.

 

PS.На  АЦП и полноценную плисину денег уже нехватило….  mda Поэтому решил выжать предельно возможные скорости из EFR32, передав ему в подчинение свою собственную CPLD-шку, чтобы хоть как-то реализовать нужное управление временными характеристиками на этом говне.

 

Сразу давать пачкой такие схемы бесполезно, мозг взорвется diablo  Поэтому начну с малого, с питания ФЭУ. Чтоб вы за недельку ее обдумали.